<br><br><div class="gmail_quote">On Sat, Dec 25, 2010 at 12:21 AM, bearophile <span dir="ltr"><<a href="mailto:bearophileHUGS@lycos.com">bearophileHUGS@lycos.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin: 0pt 0pt 0pt 0.8ex; border-left: 1px solid rgb(204, 204, 204); padding-left: 1ex;">
Caligo:<br>
<div class="im"><br>
</div></blockquote><blockquote class="gmail_quote" style="margin: 0pt 0pt 0pt 0.8ex; border-left: 1px solid rgb(204, 204, 204); padding-left: 1ex;"><div class="im">
<br>
> Here are the measurements (average of 3 runs):<br>
<br>
</div>Your timings lack information about the CPU, compilation switches used, and C++ compiler version used.<br>
Are those really averages?<br>
<div class="im"><br>
<br></div></blockquote><div>I used gcc version 4.4.4 to compile my C++ code.  The only switch to optimize that I used is '-O2'.  Same for GDC, but GDC was compiled with gcc 4.4.5. And yes, those are averages. For DMD I used 'dmd -release count.d' to compile.<br>
<br></div></div>And here is my CPU info:<br>processor       : 0<br>vendor_id       : AuthenticAMD<br>cpu family      : 15<br>model           : 67<br>model name      : AMD Athlon(tm) 64 X2 Dual Core Processor 6400+<br>stepping        : 3<br>
cpu MHz         : 3214.495<br>cache size      : 1024 KB<br>physical id     : 0<br>siblings        : 2<br>core id         : 0<br>cpu cores       : 2<br>apicid          : 0<br>initial apicid  : 0<br>fpu             : yes<br>
fpu_exception   : yes<br>cpuid level     : 1<br>wp              : yes<br>flags           : fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush mmx fxsr sse sse2 ht syscall nx mmxext fxsr_opt rdtscp lm 3dnowext 3dnow rep_good extd_apicid pni cx16 lahf_lm cmp_legacy svm extapic cr8_legacy<br>
bogomips        : 6428.99<br>TLB size        : 1024 4K pages                                                                                                             <br>clflush size    : 64                                                                                                                        <br>
cache_alignment : 64                                                                                                                        <br>address sizes   : 40 bits physical, 48 bits virtual                                                                                         <br>
power management: ts fid vid ttp tm stc                                                                                                     <br>                                                                                                                                            <br>
processor       : 1                                                                                                                         <br>vendor_id       : AuthenticAMD                                                                                                              <br>
cpu family      : 15                                                                                                                        <br>model           : 67                                                                                                                        <br>
model name      : AMD Athlon(tm) 64 X2 Dual Core Processor 6400+<br>stepping        : 3<br>cpu MHz         : 3214.495<br>cache size      : 1024 KB<br>physical id     : 0<br>siblings        : 2<br>core id         : 1<br>cpu cores       : 2<br>
apicid          : 1<br>initial apicid  : 1<br>fpu             : yes<br>fpu_exception   : yes<br>cpuid level     : 1<br>wp              : yes<br>flags           : fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush mmx fxsr sse sse2 ht syscall nx mmxext fxsr_opt rdtscp lm 3dnowext 3dnow rep_good extd_apicid pni cx16 lahf_lm cmp_legacy svm extapic cr8_legacy<br>
bogomips        : 6429.30<br>TLB size        : 1024 4K pages<br>clflush size    : 64<br>cache_alignment : 64<br>address sizes   : 40 bits physical, 48 bits virtual<br>power management: ts fid vid ttp tm stc<br>